

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-263279

(43)Date of publication of application: 11.10.1996

(51)Int.CL

GO6F 9/06 GO6F 9/46

(21)Application number: 07-088870

(22)Date of filing:

22.03.1995

(71)Applicant:

HITACHI LTD

(72)Inventor:

ITO HIROYOSHI **UMENO HIDENORI**


SHINOHARA MAKIKO

(54) METHOD OF PATCH MAKING FOR VIRTUAL MACHINE

(57)Abstract:

PURPOSE: To correct OS without stopping OS by storing a countermeasure patch in the specified area of a main storage device, making CPUs excepting for specified CPU in the standby state where interruption is impossible and correcting the logical failure place of a control program based on the countermeasure patch.

CONSTITUTION: An on-line patch module(OLP) is provided for a hypervisor storage part 012-2 within HD 010 to load to the pertinent part 033 of an extension hardware system area (EHSA) 035 at the time of starting a hypervisor. At the time of finding a logical failure within the hypervisor CP, a countermeasure is stored within HD 010 in advance and the patch file 020 is used then. OLP makes it impossible to interrupt to a real processor in traveling and throws new data from a patch data area 031 within EHSA 035 to the pertinent correction module 99 of an actual hypervisor within EHSA 035.



LEGAL STATUS

[Date of request for examination]

14.08.1998

[Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-263279

(43)公開日 平成8年(1996)10月11日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
G06F	9/06	5 4 0	•	G06F	9/06	540A	
						540S	
	9/46	350			9/46	350	

審査請求 未請求 請求項の数3 FD (全 7 頁)


		- 14 14 14 14 14 14 14 14	大明本 明本名の数3 1.0 (主 / 貝)
(21)出願番号	特願平7-88870	' ' ' ' '	000005108
			株式会社日立製作所
(22)出顧日	平成7年(1995)3月22日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	伊東 大喜
			神奈川県秦野市堀山下1番地 株式会社日
	•	ľ	立製作所汎用コンピュータ事業部内
•			梅野 英典
			神奈川県秦野市堀山下1番地 株式会社日
* ***			立製作所汎用コンピュータ事業部内
		į.	権原 真木子
			神奈川県秦野市堀山下1番地 株式会社日
		•	***************************************
		i	立製作所汎用コンピュータ事業部内
		(74)代理人	弁理士 笹岡 茂 (外1名)
		. I	

(54) 【発明の名称】 仮想計算機パッチ投入方法

(57)【要約】

【目的】 仮想計算機上のOSを停止させることなくパッチ投入して、OSの修正対象部分を修正できるようにすることにある。

【構成】 制御プログラムの論理不良個所に対する対策パンチを周辺装置に格納しておき、また、主記憶装置上の制御テーブルにオンラインパッチスタートおよびオンラインパッチ進行中を示す各フラグビットを設け、該可フラグビットをオン状態にしておく。修正時には、前記では、1台の中央処理装置を割込み不可能な待機がしてし、該1台の中央処理装置により周辺装置に格納してある対策パッチを主記憶装置の特定領域に格納し、該1台の中央処理装置により主記憶装置に格納された制御フログラムの論理不良個所を、対策パッチに基づきオンパッチモジュール(OLP)により修正し、修正元了後、前記他の中央処理装置の待機状態を解除する。



【特許請求の範囲】

【請求項1】 主記憶装置を共有する1台または複数台の中央処理装置を備える実計算機システム上で前記主記億装置に格納された制御プログラムの制御の下に同時に複数台の論理的な計算機システム(以下、仮想計算機という)を走行させる仮想計算機システムにおける前記制御プログラムの論理不良個所を修正するための仮想計算機パッチ投入方法であって、

前記制御プログラムの論理不良個所に対する対策パッチ を周辺装置に格納するステップと、

1 台の中央処理装置を除き、他の中央処理装置を割込み 不可能な待機状態にするステップと、

該1台の中央処理装置により前記周辺装置に格納された 対策パッチを前記主記憶装置の特定領域に格納するステ ップと

該1台の中央処理装置により前記主記憶装置に格納された制御プログラムの論理不良個所を前記主記憶装置の特定領域に格納された対策パッチに基づき修正するステップと、

修正完了後、前記他の中央処理装置の待機状態を解除するステップからなることを特徴とする仮想計算機パッチ 投入方法。

【請求項2】 主記憶装置を共有する1台または複数台の中央処理装置を備える実計算機システム上で前記主記憶装置に格納された制御プログラムの制御の下に同時に複数台の論理的な計算機システム(以下、仮想計算機という)を走行させる仮想計算機システムにおける前記制御プログラムの論理不良個所を修正するための仮想計算機パッチ投入方法であって、

前記制御プログラムの論理不良個所に対する対策パッチ を周辺装置に格納するステップと、

該周辺装置に格納された対策パッチを前記主記憶装置の 特定領域に格納するステップと、

1 台の中央処理装置を除き、他の中央処理装置を割込み 不可能な待機状態にするステップと、

該1台の中央処理装置により前記主記憶装置に格納された制御プログラムの論理不良個所を前記主記憶装置の特定領域に格納された対策パッチに基づき修正するステップと、

修正完了後、前記他の中央処理装置の待機状態を解除するステップからなることを特徴とする仮想計算機パッチ 投入方法。

【請求項3】 請求項1または請求項2記載の仮想計算機パッチ投入方法において、

前記主記憶装置上の制御テーブルにオンラインパッチスタートを示すフラグビットとオンラインパッチ進行中を示すフラグビットを設け、該両フラグビットがオン状態にあるとき、前記他の中央処理装置を割込み不可能な待機状態にすることを特徴とする仮想計算機パッチ投入方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は仮想計算機システムにおける制御プログラムの障害が認められた時に、その障害に対する論理修正を該システム全体を停止することなく即時に実行させる方法に関する。

[0002]

【従来の技術】仮想計算機システムの主記憶装置上にロードされている制御プログラムに論理不良が発見された場合には従来の論理を部分的に修正する対策パッチを追加するが、直接該主記憶上の制御プログラムを修正する場合、システム全体を一時停止させる必要がある。あるいは命令の実行を継続させている状態のままで対策パッチを追加する場合は、周辺処理装置(例えば、ディスク)上に修正情報を格納する。しかし、その修正情報を協対する。しかし、その修正情報を協対する。しかし、その修正情報を協対する。しかし、その修正情報を協対する。これはシステム全体を一時的に停止させることになる。

[0003]

【発明が解決しようとする課題】前記従来方式によると 全体のシステムを停止させることなく、しかも仮想計算 機上のOSを停止させる事なく障害対策パッチを加える ことは難しい。直接、処理装置の主記憶上に修正する方 法では修正規模が大きい場合、処理装置を長時間、命令 の実行を停止させる必要があり、人為的なパッチミスが 発生しやすく、効率が悪い。また、他方の周辺記憶装置 上に修正情報を格納する方法では、修正情報格納後必ず IPLを行なう必要が生じ全システムの一時停止が必要 であり、ユーザーのシステム運用上の問題があった。ま た障害対策パッチはユーザーの使用状況にとらわれずイ ンストール可能であることが保守上の効率向上のために 必須である。したがって障害対策パッチ投入の最良の条 件は、障害が起こる可能性が認められた場合、即刻パッ チを投入することである。またその際、システム全体の 運用に支障をきたさないことが望ましい。本発明の目的 は上記のような問題に対し、仮想計算機上のOSを停止 させることなくパッチ投入して、OSの修正対象部分を 修正できるようにし、障害対策時に処理装置の顧客使用 状況に影響を与えない仮想計算機パッチ投入方法を提供 することにある。

[0004]

【課題を解決するための手段】上記目的を達成するために、本発明は、主記憶装置を共有する1台または複数台の中央処理装置を備える実計算機システム上で前記主記憶装置に格納された制御プログラムの制御の下に同時に複数台の論理的な計算機システムにおける前記制御プログラムの論理不良個所を修正するための仮想計算機パッチ投入方法であり、前記制御プログラムの論理不

良個所に対する対策パッチを周辺装置に格納するステッ プと、1台の中央処理装置を除き、他の中央処理装置を 割込み不可能な待機状態にするステップと、該1台の中 央処理装置により前記周辺装置に格納された対策パッチ を前記主記憶装置の特定領域に格納するステップと、該 1台の中央処理装置により前記主記憶装置に格納された 制御プログラムの論理不良個所を前記主記憶装置の特定 領域に格納された対策パッチに基づき修正するステップ と、修正完了後、前記他の中央処理装置の待機状態を解 除するステップからなるようにしている。また、前記制 御プログラムの論理不良個所に対する対策パッチを周辺 装置に格納するステップと、該周辺装置に格納された対 策パッチを前記主記憶装置の特定領域に格納するステッ プと、1台の中央処理装置を除き、他の中央処理装置を 割込み不可能な待機状態にするステップと、該1台の中 央処理装置により前記主記憶装置に格納された制御プロ グラムの論理不良個所を前記主記憶装置の特定領域に格 納された対策パッチに基づき修正するステップと、修正 完了後、前記他の中央処理装置の待機状態を解除するス テップからなるようにしている。さらに、前記主記憶装 置上の制御テーブルにオンラインパッチスタートを示す フラグビットとオンラインパッチ進行中を示すフラグビ ットを設け、該両フラグビットがオン状態にあるとき、 前記他の中央処理装置を割込み不可能な待機状態にする ようにしている。

[0005]

【作用】上記手段により、制御プログラムに論理不良個所が発見されたとき、予め周辺装置に該論理不良個所修正用の対策パッチを格納しておき、修正時または修正前に該対策パッチを主記憶装置の特定領域に格納し、修正時に、1台の中央処理装置以外の中央処理装置を割込み不可能な待機状態にし、該対策パッチに基づいて制御プログラムの論理不良個所を修正しているため、修正時にシステム全体を停止する必要がなく、修正に要する時間を大幅に短縮できる。

[0006]

【実施例】次に図面を参照して本発明の実施例について説明する。図 2 にホスト実計算機システムの構成図を示す。 3 0, 3 1, ・・・, 3 Nはそれぞれ命令プロセッサ I P 0、命令プロセッサ I P 1、・・・、命令プロセッサ I P n を表す。 0 3 0は主記憶装置を表す。 4 0, 4 1, ・・・, 4 mはそれぞれ I / O プロセッサ I O P 0、 I / O プロセッサ I O P 1、・・・、 I / O プロセッサ I O P でッサ I O P mを表す。 5 0 はサービスプロセッサ (S V P)、 0 1 0 はハードディスク H D を表す。 7 0 は 仮想計算機システム全体の制御プログラム (以後、ハイパバイザと呼ぶ) C P を表わす。図 3 に 仮想計算機システム の概要を示す。 7 0 は ハイパバイザ C P、 7 1、 7 2、 の概要を示す。 7 0 は ハイパバイザ C P、 7 1、 7 2、 ……、 7 N は 各 仮想計算機 V M 1、 V M 2、 ……、 V M N を表わす。 8 1 - 1、 ……、 8 1 - N は V M 1 下の N

台の論理プロセッサLIP1、……、LIPN、以下同 様ににして、8N-1、……、8N-NはVMN下のN 台の論理プロセッサLIP1、……、LIPNを表わ す。命令プロセッサは2台以上接続されてかつ利用可能 であるものとする。仮想計算機システム全体のハイパバ イザCP(70)は、主記憶装置030内に存在する。 【0007】図4は、ハイパバイザの構成図を表す。6 0はスケジューラ、61はハイパバイザを主記億にロー ディングするローダ制御部、62は論理プロセッサ制御 部で各仮想計算機VM(図3の71, 72, ・・・, 7 N) の論理プロセッサ(図3の81-1, 81-2, ・ $\cdot \cdot$, 81-N, 82-1, 82-2, $\cdot \cdot \cdot$, 82 -N. 8 N-1, 8 N-2, ・・・, 8 N-N) の実 行を制御する。63はフレーム制御であり、各VMの状 態、VMの持つリソース等の画面表示を制御する。 64 はオンラインパッチを制御する専用の処理モジュール (OLP) である。

【0008】図1Aは、ハードディスクHDおよび主記憶装置のデータの格納状態とデータの移動を示す。

【0009】図1において、010はハードディスクH Dを表す。このHDの中にはハイパコードファイル01 1、ローダ格納部012-1、ハイパバイザ格納部01 2-2、VM構成ファイル012-3、I/O構成を表 すSCDS格納部012-4、ハイパダンプ領域012 - 5、パッチファイル020設けられている。ハイパバ イザの起動時012-1に格納されているローダが作動 し、012-2に格納されているハイパバイザが主記憶 030の拡張ハードウェアシステムエリア (EHSA0 35)の中の領域033、032のところにローディン グされる。034はハードウェアシステムエリア (HS A)であり、計算機立ち上げ時、ハードウェアの制御情 報が格納される。032のハイパバイザ領域には図4に 示すスケジューラ60、論理プロセッサ制御部62、フ レーム制御部63が、HDO10内のハイパバイザ格納 部〇12-2から線〇02を経由してローディングされ る。以上の動作は従来の技術どおりである。

【0010】HD010内のハイパバイザ格納部012-2には、本発明で新設したオンラインパッチモジュール(OLP)64を含んでおり、ハイパバイザ起動時にEHSA035の該当部(033のところ)にローディングされる。ハイパバイザCP内に論理不良が見つかったときは、その対策を前以て、まずHD010内に格納する。その際、従来パッチ投入時に更新していたHD内ハイパーコードファイル011は使用せず、パッチファイル020を使用する。

【0011】図1Bにパッチファイル020の内容を示す。パッチファイルにはハイパーコードファイルと異なり、各パッチデータの前にパッチアドレスとパッチレングス021-1が入っている。このため同一モジュール内でも改正個所が離れているデータはそれぞれが別のパ

ッチと認識される。パッチデータ自体は、初めにオールドデータ022-1、次にニューデータ023-1が入る。さらにこのパッチが未だ投入されていないものであれば、その状態ビットS1(024-1)は0に設定しておく。既に投入されている場合には状態ビットS1(024-1)は1に設定されている。021-2, 022-2, 023-2, 024-2, \cdots 021-N, 022-N, 023-N, 024-N も同じフォーマットを持つパッチデータである。

【0012】次に実際のパッチ投入の処理を図5A、図5Bに示す。パッチ投入者により投入されたパッチスタートコマンド(フレームコマンド)を実行する(101)ことにより、ハイパバイザが使用する主メモリ上の制御テーブルの中に新設したフラグビットであるオンラインパッチスタートを示すK0ビットをONとし、そして、オンラインパッチ進行中を示すK1ビットをONとする(102)。上記の処理はコマンド処理で行う。スケジューラは適当な処理の切れ目(たとえば全ての処理を完了している状態)を検出し、パッチ投入処理用に設置したオンラインパッチモジュールOLPをコールする。

【0013】以下OLPの動作を図5A、図5Bにした がい説明する。OLPではまずKOビットが1であるか を確認し(104)、1であればK1ビットが1である かを確認する(105)。 KO, K1が共に1であれば 1つの実プロセッサ(以下、ここでは IPOとする。) を選択し、このIPOを除いて、走行中の実プロセッサ をOLPの処理によりディスエブルウェイト状態、すな わち、該プロセッサの全割り込みマスクを0にし、割り 込み不可能とする(106)。K0あるいはK1が0の ときは、割込みマスクを回復してリターン (109) す る。次にIPO以外の全ての実プロセッサがディスエイ ブル状態となっていることを確認する(107)。そう でないときは104へ戻り再びK0、K1の判断に入 る。IPO以外の全ての実プロセッサがディスエイブル 状態となっていることを確認したら、該プロセッサがI P0であることをチェックする (108)。 IP0でな いときは104个戻って再びK0, K1の判断に入る。 IP0であるときは、IP0もディスエイブル状態にし て(110)、111へ進む。111では、これを受け て、HD内パッチファイル020内の情報を読みに行 く。そしてパッチファイル内の情報を主記憶装置内の拡 張ハードウェアシステムエリア(以下、EHSAとい う)の最上部に位置するパッチデータエリア031に書 き込む(111)。この状態でOLP以外のモジュール はプロセッサ上で使われていないため、EHSA内のパ ッチデータエリア 0 3 1 からパッチアドレスとパッチレ ングスを参考にしてニューデータを拡張HSA(以下、 EHSA)内の実際のハイパーバイザーの該当の修正モ ジュール99へ投入する(112)。すなわち、パッチ

アドレスで指定される修正モジュール99内のデータと パッチデータ内のオールドデータを比較し、一致する場 合、修正モジュール99内のデータをパッチデータ内の ニューデータに変更する。112でのパッチ投入に当た っては、すでに該パッチが投入されているかどうかを、 状態ビット024-i (i=1, 2, ···, N) を調 べて判断し、未投入のものだけを投入するようにする。 また、パッチ投入完了後は、該状態ビットを1にする。 そして、パッチ投入はパッチデータが無くなるまで続行 する。全てのパッチ投入が終わった場合、OLPではK 0, K1ビットをOFF (0) として (114)、次い で、104に戻る。IP0におけるパッチ投入が完了す るとK0, K1を0とするので、104、と105の判 断により109に進み、割込みマスクを回復して処理は OLPから抜け、各プロセッサの処理はスケジューラへ 戻る。これにより通常の処理が再開される。

【0014】以上の処理でパッチファイル020のパッチデータエリア031への読み込みは、OLPの処理に入っれの連続する処理の中で行ったが、OLPの処理に入る前に、前以て別のタイミングでパッチファイルをパッチデータエリア031へ読み込んでおき、パッチスタートコマンドにより実際にハイパバイザの修正対象モジュールへ該当のパッチを投入する様にしても良い。まずオードの内容と比べてデータが同じであることを確認する。その結果ハイパーコードの内容とオールドデータが同じであるようにしても良い。またハイパーコード内容とオールドデータが同じればフレーム上にその旨を表示するようにしてもしい。またハイパッチが投入されたとして、オンラインパッチ成功報告をフレーム表示で報告するようにしても良い。

[0015]

【発明の効果】本発明によれば、仮想計算機上のCPの障害発見時にユーザーに処理装置の使用停止を依頼せず適宜パッチを投入することが可能となる。又その際、パッチ投入に必要な時間は従来より大幅に短縮できる。

【図面の簡単な説明】

【図1A】ハードディスクHDおよび主記憶装置のデータの格納状態とデータの移動を示す図である。

【図1B】パッチファイルの内容を示す図である。

【図 2】ホスト実計算機システムの構成を示す図である。

【図3】仮想計算機システムの概要構成を示す図である。

【図4】ハイパバイザの構成を示す図である。

【図5A】パッチ投入の処理のフローチャートの一部を示す図である。

【図5B】パッチ投入の処理のフローチャートの他の一部を示す図である。

【符号の説明】

- 010 ハードディスクHD
- 030 主記憶装置
- 30、31、……、3n 命令プロセッサIP
- 40、41、....、4m [Oプロセッサ[OP
- 50 サービスプロセッサSVP
- 60 スケジューラ

61 ローダ制御部

62 論理プロセッサ制御部

63 フレーム制御部

64 オンラインパッチモジュールOLP

70 ハイパバイザCP

71、72、……、7N 仮想計算機VM

81-1、……、8N-N 論理プロセッサ


【図1A】

[M 3]


ハイパパイザ ロ

【図1B】

【図2】



[図5A]



【図5B】

[図 5 B]

